Laporan Akhir 1 M2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat Dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Analisa

6. Video

7. Link

1. Jurnal [Kembali]

2. Alat Dan Bahan [Kembali]

a.. Jumper

. 

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan (proteus) [kembali]

a. IC 7408 (JK filp flop)

Gambar 3. IC 74LS112

b. IC 7404

Gambar 4. IC 7404

c. IC 7432

Gambar 5. IC 7432

b. Power DC

Gambar 6. Power DC

c. Switch (SW-SPDT)

Gambar 7. Switch

d. Logicprobe atau LED

 3. Rangkaian [Kembali]

4. Prinsip Kerja [Kembail]

    Sesuai dengan kondisi yang telah dipilih pada modul 2, kita menggunakan 2 IC yaitu ic JK flip flop dan D flip flop sesuai dengan rangkaian pada modul 2 kita menggunakan 7 switch spdt dapat dilihat pada gambar rangkaian pada switch B1 dan B0 di hubungkan pada set dan reset pada JK flip flop dimana pada JK flip flop yang dipakai set dan reset nya di inverter dan akana menghasilkan nilai jika set dan resetnya aktif maka outpt yang didapatkan bergantung pada nilai jk nya jika pada ic nilai K yang aktif maka outputnya yang didapatkan Q' aktif dan Q mati begitupun sebalikan nya jika nilai J yang aktif, pada input clock dikarenkan memiliki gerbang not maka perubahan nilai output pada Q dan Q' akan di triger pada saat falltime, pada Set dan reset dikarenakan ada ineveter jika diberikan input aktif rendah dari switch B1 dan B0 maka output yang di dapatkan akan menjadi kondisi terlarang yang dimana output Q dan Q' tidak boleh sama

    Untuk D flip flop pada input set dan reset di ketahui menggunakan inverter dimana set dan reset disambungkan dengan switch B1 dan B0 dikarenakan B1 dan B0 aktif dan di inverter pada set dan reset maka nilai nya bergantung kepad nilai delay nya jika delay nya aktif maka pada output Q akan aktif dan begitu pun sebaliknya 

5. Analisa [Kembali]

    Analisa output yang terjadi pada JK dan D filflop pada Setiap Kondisi 

A.Kondisi B1=1 dan B0=0 

JK FF : kondisi ini disebut kondisi reset dimana Q' aktif dan Q mati 

D FF : kondisi ini disebut kondisi reset yang dimana Q' aktif dan Q mati 

B.Kondisi B1=0 B0=1

JK FF : Kondisi ini di sebut kondisi set dimana Q aktif dan Q' mati 

D FF : Kondisi ini disebut kondisi set dimana Q aktif dan Q' mati 

C.Kondisi B1=0 B0=0 

JK FF : kondisi ini disebut terlarang dikarenakan nilai Q dan Q' tidak boleh sama 

D FF : kondisi ini disebut terlarang dikarenakan nilai Q dan Q' tidak boleh sama 

D.Kondisi B6=Kondisi Sblm ny (1) B5=0, B4=0, B3=clock, B2=0, B1=1, B0=1

JK FF : pada kondisi ini output yang didapat Q=0 dan Q'=1 dimana ini disebut kondisi reset 

D FF : didapat output Q' aktif tinggih dan Q aktif rendah 

E.Kondisi B6=1 B5=1, B4=1, B3=clock, B2=0, B1=1, B0=1

JK FF : di dapatkan hasilnya tidak berubah dengan sebelum 

D FF : didapatkan hasil yang berbeda dimana Q aktif tinggih dan Q' aktif rendah 

F.Kondisi B6=0 B5=X, B4=0, B3=clock, B2=1, B1=1, B0=1

JK FF : didapatkan kondisi set dimana Q aktif tinggih dan Q" aktif rendah 

D FF : didapatkan output sama dengan kondisi sebelumnya

G.Kondisi B6=- B5=-, B4=1, B3=clock, B2=1, B1=1, B0=1

JK FF : pada hasil yang di dapatkan yaitu kondisi Toggle dimana output berubah2 

6. Video [Kembali]

7. Link [Kembali]

Video Simulasi Klik

Datasheet :

7474 (D flip flop) klik disini

74LS112 (J-K flip flop) klik disini